题目/Title：一种采用三阶Σ-Δ调制器的分数-N CMOS频率合成器
                        Implementation of a CMOS Fractional-N Synthesizer with 3rd-Order Σ-Δ Modulator

作者/Author：周忠玲,李冬梅
                        Zhongling Zhou,Dongmei Li

期刊/Journal：微电子学 Microelectronics

年份/Issue Date：2007

卷（期）及页码/Volume（No.）&pages：Vol.37, No.2, pp. 282 - 285

摘要/Abstract：
介绍了一种采用三阶Σ-Δ调制器的分数-N锁相环频率合成器的设计与实现,该设计具有快速锁定和低噪声的优点,其中,调制器采用MASH结构,预分频器采用可编程的分频设计,分频范围为64～127.系统的最高输入频率可达1.6 GHz,采用TSMC 0.35 μm CMOS工艺.测试结果显示,该结构在频率偏离10 kHz点,相位噪声达到-104.09 dBc/Hz;在锁定状态,频率偏移为22 Hz,功耗为30 mW.