题目/Title：14位20 MS/s CMOS流水线A/D转换器
                        A 14-Bit 20 MS/s CMOS Pipelined A/D Converter

作者/Author：孙超,李冬梅,刘力源,李福乐
                        Chao Sun,Dongmei Li,Liyuan Liu,Fule Li

期刊/Journal：微电子学 Microelectronics

年份/Issue Date：2008

卷（期）及页码/Volume（No.）&pages：Vol.38, No.3, pp. 320 - 325

摘要/Abstract：
介绍了一种14位20 MS/s CMOS流水线结构A/D转换器的设计.采用以内建晶体管失配设置阈值电压的差分动态比较器,省去了1.5位流水线结构所需的±0.25 VR两个参考电平;采用折叠增益自举运算放大器,获得了98 dB的增益和900 MHz的单位增益带宽,基本消除了运放有限增益误差的影响;采用冗余编码和数字校正技术,降低了对比较器失调的敏感性,避免了余差电压超限引起的误差.电路采用0.18 μm CMOS工艺,3.3 V电源电压.仿真中,对频率1 MHz、峰值1 V的正弦输入信号的转换结果为:SND