专利名称：一种高速合路器
专利国别：中国
专利号：201611104765.5
法律状态：授权
发明人：吕方旭，王自强，张春，王志华，李福乐
申请人：清华大学
地址：100084北京市海淀区清华园
申请日期：2016-12-05
授权日期：2019-07-12
摘要：
本发明涉及一种高速合路器，适用于高速串行接口，属于模拟电路设计领域；该合路器实现四路并行差分数据输入、一路差分数据输出的功能，合路器包含四个对单路输入数据进行处理的模块，每个模块有两个正交的时钟输入端，模块增加了辅助MOS管，可以在第一个时钟的上升沿对关键节点的寄生电容进行预充电，从而提高了第一个时钟输入到数据输出的速度，减小了第一个和第二个时钟输入到数据输出之间的延迟失配，进而降低了合路器输出数据的符号间干扰。
专利证书：
PDF/Jpg