使用65nm CMOS工艺，在低电源电压下设计了工作在40Gbps的接收机模拟前端，包括连续时间线性均衡器（CTLE）、可变增益放大器（VGA）和判决反馈均衡器（DFE）。整体链路提供20dB以上的均衡能力。其中DFE具有12个抽头，抽头误差在10%以内，具有高速、高精度、低功耗等特点。
