专利名称：源同步高速串行接口的时钟通路前端放大电路
专利国别：中国
专利号：201310629540.1
法律状态：授权
发明人：郑旭强, 黄柯, 李福乐, 王自强, 张春, 王志华
申请人：清华大学
地址：100084 北京市海淀区100084信箱81分箱清华大学专利办公室
申请日期：2013-11-29
授权日期：2016-08-17
摘要：
本发明公开了一种源同步高速串行接口时钟通路前端放大电路，包括：低通滤波器模块，用于从高速输出CP/CN提取用于表征占空比的低频分量；放大器模块，用于实现低频分量的放大和共模电平的调整；交流耦合模块，用于实现共模电平的移位和第一级级放大器输入翻转点的调整；级放大电路，用于实现小信号的放大。本发明提出了一种带占空比校准的前端放大电路。采用pi阻抗匹配实现共模阻抗和差模阻抗的分别匹配降低反射，采用两级ESD保护降低寄生效应，中低合适的处理可以降低链路的抖动预算。
专利证书
PDF/Jpg